# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 9月12日

出 願 番 号 Application Number:

特願2003-321779

[ST. 10/C]:

[JP2003-321779]

出 願 人
Applicant(s):

セイコーエプソン株式会社

2003年 9月29日

特許庁長官 Commissioner, Japan Patent Office 今井康



ページ: 1/E

【書類名】 特許願 【整理番号】 J0102470 【提出日】 平成15年 9月12日 【あて先】 特許庁長官殿 【国際特許分類】 G09F 9/30 308 【発明者】 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内 【住所又は居所】 【氏名】 倉科 久樹 【発明者】 【住所又は居所】 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内 【氏名】 高原 研一 【発明者】 【住所又は居所】 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内 【氏名】 河田 英徳 【特許出願人】 【識別番号】 000002369 【氏名又は名称】 セイコーエプソン株式会社 【代理人】 【識別番号】 100095728 【弁理十】 【氏名又は名称】 上柳 雅營 【連絡先】  $0\ 2\ 6\ 6\ -\ 5\ 2\ -\ 3\ 5\ 2\ 8$ 【選任した代理人】 【識別番号】 100107076 【弁理士】 【氏名又は名称】 藤綱 英吉 【選任した代理人】 【識別番号】 100107261 【弁理士】 【氏名又は名称】 須澤 修 【先の出願に基づく優先権主張】 【出願番号】 特願2002-342493 【出願日】 平成14年11月26日 【手数料の表示】 【予納台帳番号】 013044 【納付金額】 21,000円 【提出物件の目録】 【物件名】 特許請求の範囲 1

【物件名】

【物件名】

【物件名】

【包括委任状番号】

明細書 1

要約書 1

0109826

図面 1

#### 【書類名】特許請求の範囲

#### 【請求項1】

基板上に、第1方向に延在するデータ線及び該データ線に交差する第2方向に延在する 走査線、並びに、前記データ線及び前記走査線の交差領域に対応するように配置された画 素電極及び薄膜トランジスタが積層構造の一部をなして備えられた電気光学装置であって

前記基板上には更に、

前記データ線より下層に形成され、前記薄膜トランジスタ及び前記画素電極に電気的に接続された蓄積容量と、

前記データ線より上層に形成された容量線と、

前記蓄積容量の画素電位側容量電極と前記画素電極との間を電気的に接続し、前記データ線と同一層で形成された第1中継電極と、

前記蓄積容量の固定電位側容量と前記容量線との間を電気的に接続し、前記データ線と 同一層で形成された第2中継電極とを備え、

前記データ線、前記第1中継層、前記第2中継層には、窒化膜が含まれている ことを特徴とする電気光学装置。

# 【請求項2】

前記データ線、前記第1中継層、前記第2中継層は、導電層上に窒化膜を含むことを特 徴とする請求項1に記載の電気光学装置。

## 【請求項3】

前記データ線、前記第1中継層、前記第2中継層は、アルミニウム、窒化チタン膜、窒化シリコン膜の3層構造であることを特徴とする請求項2に記載の電気光学装置。

#### 【請求項4】

前記第1中継層は、前記容量線と同一層で形成された第3中継膜を介して前記画素電極 に電気的に接続されることを特徴とする請求項1乃至3にいずれか一項に記載の電気光学 装置。

# 【請求項5】

前記容量線及び前記第3中継膜は、導電層上に窒化膜を含むことを特徴とする請求項4 に記載の電気光学装置。

#### 【請求項6】

前記容量線及び前記第3中継膜は、アルミニウム、窒化チタン膜、窒化シリコン膜の3 層構造であることを特徴とする請求項5に記載の電気光学装置。

# 【請求項7】

前記画素電位側容量電極は、前記薄膜トランジスタが形成される絶縁膜上に形成された 第4中継膜を介して前記第1中継膜に電気的に接続されることを特徴とする請求項1乃至 6のいずれか一項に記載の電気光学装置。

# 【請求項8】

前記第4中継膜は、前記薄膜トランジスタのゲート電極と同一膜で形成されることを特徴とする請求項7に記載の電気光学装置。

#### 【請求項9】

前記走査線は前記薄膜トランジスタの下層に設けられ、かつ、前記薄膜トランジスタの 半導体置層上に設けられたゲート電極とコンタクトホールを介して接続されることを特徴 とする請求項1乃至8のいずれか一項に記載の電気光学装置。

#### 【請求項10】

前記蓄積容量の前記画素電位側容量電極と前記固定電位側容量電極の間には、相異なる 材料を含む複数の層からなるとともに、そのうちの一の層は他の層に比べて高誘電率材料 からなる層を含む誘電体膜であることを特徴とする請求項1乃至9のいずれか一項に記載 の電気光学装置。

#### 【請求項11】

前記誘電体膜は、酸化シリコン膜及び窒化シリコン膜からなることを特徴とする請求項

10に記載の電気光学装置。

## 【請求項12】

前記容量線は、遮光膜で形成されると共に、前記データ線に沿い、且つ、前記データ線よりも幅広に形成されることを特徴とする請求項1乃至11のいずれか一項に記載の電気光学装置。

## 【請求項13】

前記画素電極の下地として配置された第1絶縁膜と、前記容量線の下地として配置された第2絶縁膜のうち、少なくとも前記第1絶縁膜の表面には平坦化処理が施されていることを特徴とする請求項1乃至12のいずれか一項に記載の電気光学装置。

#### 【請求項14】

請求項1乃至13のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。

## 【請求項15】

基板上に、

薄膜トランジスタを形成する工程と、

前記薄膜トランジスタのゲート電極上に第1層間絶縁膜を形成する工程と、

前記第1層間絶縁膜の上側に、下から順に、画素電位側容量電極、誘電体膜及び固定電 位側容量電極を形成し、蓄積容量を形成する工程と、

前記蓄積容量の上側に第2層間絶縁膜を形成する工程と、

前記第2層間絶縁膜の上側に、窒化膜を含む導電材料で、前記薄膜トランジスタの半導体層に電気的に接続されるデータ線と、前記画素電位側容量電極に電気的に接続される第 1中継膜と、前記固定電位側容量電極に電気的に接続される第2中継膜を形成する工程と

前記データ線、前記第1中継膜、前記第2中継膜の上側に第3層間絶縁膜を形成する工程と、

前記第3層間絶縁膜の上側に、前記第1中継膜に電気的に接続される第3中継膜と、前記第2中継膜に電気的に接続される容量線を形成する工程と、

前記第3中継膜、前記容量線の上側に、第4層間絶縁膜を形成する工程と、

前記第4層間絶縁膜の上側に、前記第3中継膜に電気的に接続される画素電極を形成する 工程と

を含むことを特徴とする電気光学装置の製造方法。

#### 【請求項16】

前記蓄積容量を形成する工程は、

前記画素電位側容量電極の第1前駆膜を形成する工程と、

前記第1前駆膜の上側に、前記誘電体膜の第2前駆膜を形成する工程と、

前記第2前駆膜の上側に、前記固定電位側容量電極の第3前駆膜を形成する工程と、

前記第1前駆膜、前記第2前駆膜及び前記第3前駆膜を一挙にパターニングして前記 画素電位側容量電極、前記誘電体膜及び前記固定電位側容量電極を形成する工程と

からなることを特徴とする請求項15に記載の電気光学装置の製造方法。

#### 【請求項17】

前記蓄積容量を形成する工程は、

前記画素電位側容量電極の第1前駆膜を形成する工程と、

前記第1前駆膜をパターニングして前記画素電位側容量電極を形成する工程と 前記第 1前駆膜の上側に、前記誘電体膜の第2前駆膜を形成する工程と、

前記第2前駆膜の上側に、前記固定電位側容量電極の第3前駆膜を形成する工程と、 前記第3前駆膜をパターニングして前記誘電体膜及び前記固定電位側容量電極を形成 する工程と、からなり、

前記固定電位側容量電極及び前記誘電体膜は、その面積が前記画素電位側容量電極及び 前記誘電体膜の面積よりも大きくなるように形成されることを特徴とする請求項15に記 載の電気光学装置の製造方法。

# 【書類名】明細書

【発明の名称】電気光学装置及びその製造方法並びに電子機器

# 【技術分野】

#### $[0\ 0\ 0\ 1\ ]$

本発明は、液晶装置等の電気光学装置及び該電気光学装置を具備してなる電子機器の技術分野に属する。また、本発明は電子ペーパ等の電気泳動装置やEL(エレクトロルミネッセンス)装置、電子放出素子を用いた装置(Field Emission Display 及び Surface-Conduction Electron-Emitter Display)等の技術分野にも属する。

## 【背景技術】

# [00002]

従来、一対の基板間に液晶等の電気光学物質を挟持してなり、これらを貫くように光を透過させることで、画像の表示が可能とされた液晶装置等の電気光学装置が知られている。ここで「画像の表示」とは、例えば、画素毎に、電気光学物質の状態を変化させることで、光の透過率を変化させ、画素毎に階調の異なる光が視認可能とすることにより実現される。

## [0003]

このような電気光学装置としては、前記一対の基板の一方の上に、マトリクス状に配列された画素電極、該画素電極間を縫うように設けられた走査線及びデータ線、加えて、画素スイッチング用素子としてTFT(Thin Film Transistor)等を備えることによって、アクティブマトリクス駆動可能なものが提供されている。このアクティブマトリクス駆動可能な電気光学装置では、前記のTFTは、画素電極及びデータ線間に備えられ両者間の導通を制御する。また、該TFTは、走査線及びデータ線と電気的に接続されている。これによれば、走査線を通じてTFTのON・OFFを制御するとともに、該TFTがONである場合において、データ線を通じて供給されてきた画像信号を画素電極に印加すること、すなわち画素毎に光透過率を変化させることが可能となる。

#### $[0\ 0\ 0\ 4\ ]$

以上のような電気光学装置では、上述のような各種構成が一方の基板上に作り込まれることになるが、これらを平面的に展開するとなると、大面積を要することとなり、画素開口率、すなわち、基板全面の領域に対する光が透過すべき領域の割合を低下せしめるおそれがある。したがって、従来においても、前述の各種要素を立体的に構成する手法、すなわち各種構成要素を層間絶縁膜を介することで積層させて構成する手法が採られていた。より具体的には、基板上に、まずTFT及び該TFTのゲート電極膜としての機能を有する走査線を形成し、その上にデータ線、更にその上に画素電極等というようである。このようにすれば、装置の小型化が達成されることに加え、各種要素の配置を適当に設定することにより、画素開口率の向上等を図ることもできる。

#### 【発明の開示】

【発明が解決しようとする課題】

#### [0005]

しかしながら、従来における電気光学装置では、次のような問題点があった。

TFTの寿命が比較的短期間であったことが問題であった。これは、TFTを構成する半導体層ないしゲート絶縁膜に対して水分が混入すると、水分子がゲート絶縁膜及び半導体層の界面に拡散することによって正電荷が発生し、比較的短期間でスレッショルド電圧Vthが上昇してしまうことによる。このような現象は、Pチャネル型TFTにおいて、より妥当する。このようにTFTが比較的短命であると、当然ながら電気光学装置全体にも影響が及び、画像品質の低下が比較的早期の段階から観察されることになり、やがては装置自体が動作しなくなるおそれすらある。

#### [0006]

本発明は、上記問題点に鑑みてなされたものであり、TFTの長期寿命化を図り、より 高品質な画像を表示することの可能な電気光学装置を提供することを課題とする。また、 本発明は、そのような電気光学装置を具備してなる電子機器を提供することをも課題とす る。

# 【課題を解決するための手段】

# [0007]

本発明の電気光学装置は、上記課題を解決するため、基板上に、第1方向に延在するデータ線及び該データ線に交差する第2方向に延在する走査線、並びに、前記データ線及び前記走査線の交差領域に対応するように配置された画素電極及び薄膜トランジスタが積層構造の一部をなして備えられた電気光学装置であって、前記基板上には更に、前記データ線より下層に形成され、前記薄膜トランジスタ及び前記画素電極に電気的に接続された蓄積容量と、前記データ線より上層に形成された容量線と、前記蓄積容量の画素電位側容量と前記データ線と同一層で形成された第1中継電極と、前記蓄積容量の固定電位側容量と前記容量線との間を電気的に接続し、前記データ線と同一層で形成された第2中継電極とを備え、前記データ線、前記第1中継層、前記第2中継層には、窒化膜が含まれていることを特徴とする。

#### [0008]

この電気光学装置によれば、まず、走査線及びデータ線並びに画素電極及び薄膜トランジスタが備えられていることにより、アクティブマトリクス駆動可能である。また、当該電気光学装置では、前記の各種構成要素が積層構造の一部をなしていることにより、装置全体の小型化等を達成することができ、また、各種構成要素の適当な配置を実現することにより、画素開口率の向上を図ることもできる。

# [0009]

特にデータ線、第1中継膜、第2中継膜に窒化膜が含まれており、該窒化膜は、水分の 浸入ないし拡散をせき止める作用に優れていることから、薄膜トランジスタの半導体層に 対する水分の浸入を極力防止することが可能となる。これにより、薄膜トランジスタのス レッショルド電圧が上昇するという不具合の発生を極力防止することが可能となり、電気 光学装置の運用寿命を長期に保つことができる。

#### $[0\ 0\ 1\ 0]$

本発明の電気光学装置の態様では、前記データ線、前記第1中継層、前記第2中継層は、導電層上に窒化膜を含むとよい。特に、前記データ線、前記第1中継層、前記第2中継層は、アルミニウム、窒化チタン膜、窒化シリコン膜の3層構造であるとよい。

#### $[0\ 0\ 1\ 1]$

この態様によれば、データ線が、比較的低抵抗な材料たるアルミニウムを含むことにより、薄膜トランジスタ、画素電極に対する画像信号の供給を滞りなく実現することができる。他方、データ線上に水分の浸入をせき止める作用に比較的優れた窒化シリコン膜が形成されることにより、薄膜トランジスタの耐湿性向上を図ることができ、その寿命長期化を実現することができる。なお、窒化シリコン膜は、プラズマ窒化シリコン膜が望ましい

### $[0\ 0\ 1\ 2]$

さらに、第1中継層及び第2中継層の、窒化チタン膜は、第1中継層、第2中継層に対して形成するコンタクトホールのエッチングの突き抜け防止のためのバリアメタルとして機能する。また、データ線と共に、水分の浸入をせき止め、薄膜トランジスタの耐湿性向上を図ることができ、その寿命長期化を実現することができる。

#### $[0\ 0\ 1\ 3]$

また、本発明の電気光学装置の態様では、前記第1中継層は、前記容量線と同一層で形成された第3中継膜を介して前記画素電極に電気的に接続されるとよい。さらに、前記容量線及び前記第3中継膜は、導電層上に窒化膜を含むとよい。さらに、前記容量線及び前記第3中継膜は、アルミニウム、窒化チタン膜、窒化シリコン膜の3層構造であるとよい

#### [0014]

この態様によれば、データ線及び画素電極間に備えられていることにより、両者間で容量カップリングが生じることを未然に防止することが可能となる。すなわち、データ線の

通電によって、画素電極における電位変動等が生じる可能性を低減することが可能となり、より高品質な画像を表示することが可能となる。

#### [0015]

また、本発明の電気光学装置の態様では、前記画素電位側容量電極は、前記薄膜トランジスタが形成される絶縁膜上に形成された第4中継膜を介して前記第1中継膜に電気的に接続されるとよい。

## [0.016]

この態様によれば、画素電位側容量電極と画素電極とは、一旦画素電位側容量電極の下層から電気的に接続されるので、蓄積容量をパターンニングする際に、エッチング時の突き抜けで防止することができる。

さらに、他の態様として、前記第4中継膜は、前記薄膜トランジスタのゲート電極と同一 膜で形成するとよい。

この態様によれば、第4中継電極を特別な工程を経て製造するなどという場合に比べて、製造工程の簡略化、あるいは製造コストの低廉化等を図ることができる。また、走査線がゲート電極を含む場合においては、該ゲート電極としての機能を十分に発揮しえるように、該走査線中、少なくとも該ゲート電極部分については、例えば導電性のポリシリコン膜からなるように構成するとよい。このような場合においては、第4中継電極もまた導電性のポリシリコン膜等からなることになる。

#### $[0\ 0\ 1\ 7]$

さらに、本態様の記載から逆に明らかとなるように、本発明の「第4中継電極」は、必ずしもゲート電極と同一膜として形成される必要はない。この場合には、上述のように、中継電極及びゲート電極が同一の材料から構成されるということはないから、該中継電極の材料は、導電性を有する限り、基本的に自由に選択してよい。

#### $[0\ 0\ 1\ 8]$

この態様では特に、前記積層構造中、前記走査線と前記ゲート電極はそれぞれ別々の層に形成されている。

## $[0\ 0\ 1\ 9]$

このような構成によれば、積層構造は、具体的には例えば、走査線がより下層(又は上層)で、ゲート電極がより上層(又は下層)などという構造をとる。これにより、ゲート電極が形成される層では、走査線を形成する場合のようにストライプ状のパターニングを実施する必要がなく、薄膜トランジスタがマトリクス状に配列されるのであれば、該ゲート電極を形成するためには、該マトリクス状に対応するような島状のパターニングを行うなどとすればよい。つまり、該ゲート電極が形成される層では、比較的広大な余剰面積を確保することができることになる。

#### [0020]

したがって、上述のように、ゲート電極と第4中継電極とを同一膜として形成する場合においては、該中継電極の形成が容易という利点が得られることになる。

# [0021]

この態様では更に、前記走査線は、前記第1方向に突出した突出部を備えているように 構成するとよい。

# [0022]

このような構成によれば、ゲート電極、或いはこれと不可分一体の薄膜トランジスタとは別の層に走査線が形成されており、且つ、該走査線は第1方向に突出した突出部を備えていることから、該走査線を薄膜トランジスタに対する下側遮光膜として機能させることができる。すなわち、薄膜トランジスタの半導体層に対する光入射を未然に防止し、光リーク電流の発生を抑制することで、フリッカ等のない高品質な画像を表示することが可能となる。

# [0023]

なお、この場合において、走査線としては、比較的光吸収性に優れた導電性ポリシリコン、或いはタングステンシリサイド(WSi)等から構成すると好ましい。

また、本発明の電気光学装置の態様では、前記蓄積容量の前記画素電位側容量電極と前記 固定電位側容量電極の間には、相異なる材料を含む複数の層からなるとともに、そのうち の一の層は他の層に比べて高誘電率材料からなる層を含む誘電体膜であるとよい。さらに 、前記誘電体膜は、酸化シリコン膜及び窒化シリコン膜からなるとよい。

この態様によれば、従来に比べて、電荷蓄積特性がより優れており、これにより画素電極における電位保持特性を更に向上させることができ、もってより高品質な画像を表示することが可能となる。なお、本発明にいう「高誘電率材料」としては、後述する窒化シリコンの他、TaOx(酸化タンタル)、BST(チタン酸ストロンチウムバリウム)、PZT(チタン酸ジルコン酸塩)、TiO2(酸化チタン)、ZiO2(酸化ジルコニウム)、 HfO2(酸化ハフニウム)及びSiON(酸窒化シリコン)及びSiN(窒化シリコン)のうち少なくとも一つを含んでなる絶縁材料等を挙げることができる。特に、TaOx、BST、PZT、TiO2、ZiO2 及びHfO2 といった高誘電率材料を使用すれば、限られた基板上領域で容量値を増大できる。あるいは、SiO2 (酸化シリコン)、SiON(酸窒化シリコン)及びSiNといったシリコンを含む材料を使用すれば、層間絶縁膜等におけるストレス発生を低減できる。

## [0024]

加えて本発明では更に、前記の蓄積容量を構成する画素電位側容量電極と、画素電極とが、積層構造中、これらそれぞれの下層に位置する中継電極を介して電気的に接続されている。すなわち、画素電位側容量電極と中継電極との配置関係は、前者がより上層、後者がより下層となり、且つ、画素電極と中継電極との配置関係もまた、前者がより上層、後者がより下層となる。要するに、これら三者間では、中継電極は最下層に位置することになる。そして、画素電位側容量電極及び画素電極間の電気的接続は、前記の中継電極を介して行われることにより、当該構造において、画素電位側容量電極と画素電極それぞれの下側に電気的接続点をもたせ、その上側には電気的接続点をもたせないことが可能となる

# [0025]

ここで画素電位側容量電極が、その上側に電気的接続点をもたないということは、従来のように、画素電位側容量電極と画素電極との接続を図るために、積層構造の上方より臨んで、当該画素電位側容量電極の表面が見えるが如き処理ないし加工を行う必要がないことを意味する。例えば、画素電位側容量電極及び固定電位側容量電極の配置関係が、前者がより下層、後者がより上層に位置するという場合において、もし、画素電位側容量電極の表面が見えるが如き加工を行うとすると、その上層に位置する固定電位側容量電極を所定形状を有するようにパターニングする必要がでてくる。すなわち、固定電位側容量電極の面積が画素電位側容量電極の面積よりも小さくなるように、換言すれば、固定電位側容量電極の縁から画素電位側容量電極の縁がいわばはみ出すように、該固定電位側容量電極をパターニングする必要が生じる。

#### [0 0 2 6]

しかしながら、このようなパターニングは困難が伴うことになる。というのも、一般に固定電位側容量電極のエッチングは、エッチングが誘電体膜の途中で止まるように、固定電位側容量電極より誘電体膜のエッチレートが遅くなるようなエッチ条件が選択されているが、前記の誘電体膜は、通常、より薄くなるように形成されていること、また本発明においては特に、誘電体膜が、SiN、あるいはTaOx等の高誘電率材料から構成されていること等から、エッチングが誘電体膜の途中で止まらない場合があり、また誘電体膜の材料によっては誘電体膜のエッチレートを固定電位側容量電極のエッチレートより遅くなるようにエッチ条件を選択できないため、上述のようなパターニングを行うと、画素電位側容量電極において、いわゆる「突き抜け」等を生じさせてしまう可能性が大きいからである。このような事象が生じると、悪い場合には、蓄積容量を構成する一対の電極間に短絡を生じさせるおそれがあるから、該蓄積容量を、もはやコンデンサとして用いることができないなどということも生じ得る。

# [0027]

しかるに、本発明においては、上述のように画素電位側容量電極における電気的接続点 はその下側に存在するから、該画素電位側容量電極の表面を顕出させるために、固定電位 側容量電極に対する困難なパターニング処理等を実施する必要がないのである。

以上により、本発明によれば、画素電位側容量電極と画素電極との電気的接続を良好に実 現することができると共に、蓄積容量に無用な欠陥(例えば、上述したような画素電位側 容量電極における突き抜け、あるいは短絡等)を生じさせるおそれが極めて低減されるこ とにより、より良好な動作が可能な電気光学装置を提供することができる。そして、上述 のような中継電極、蓄積容量等の配置関係を備える電気光学装置は、好適な積層構造を提 供しているといえるから、更なる小型化・高精細化を比較的容易に実現可能である。

また、本発明は、前記容量線は、遮光膜で形成されると共に、前記データ線に沿い、且つ 、前記データ線よりも幅広に形成されるとよい。

また、本発明は、前記画素電極の下地として配置された第1絶縁膜と、前記容量線の下地 として配置された第2絶縁膜のうち、少なくとも前記第1絶縁膜の表面には平坦化処理が 施されるとよい。

この態様によれば、画素電極下に層間絶縁膜が備えられているとともに、該層間絶縁膜の 表面は例えばCMP(Chemical Mechanical Polishing)処理等の平坦化処理が施されて いることにより、液晶等の電気光学物質の配向状態に乱れを生じさせる可能性を低減する ことができ、もってより高品質な画像を表示することが可能となる。これは、本発明にお いて、中継電極が備えられていることにより、画素電極下の層間絶縁膜表面における凹凸 の程度がより大きくなるという場合が考えられることを鑑みるに、より正確な動作を行う 電気光学装置を提供する上で有利となる。

#### $[0\ 0\ 2\ 8]$

また、前述のようにシールド層を備える電気光学装置の態様では、前記シールド層の下 地として配置された別の層間絶縁膜が更に備えられてなり、前記別の層間絶縁膜の表面に は平坦化処理が施されているように構成するとよい。

#### [0029]

このような構成によれば、シールド層の下地として配置された別の層間絶緑膜が備えら れているとともに、該別の層間絶縁膜の表面は例えばCMP処理等の平坦化処理が施され ていることにより、液晶等の電気光学物質の配向状態に乱れを生じさせる可能性を低減す ることができ、もってより高品質な画像を表示することが可能となる。

#### [0030]

さらに、この態様において、上述のように画素電極下に配置された層間絶縁膜に対する 平坦化処理を施す態様を併せもてば、上述の作用効果は、より効果的に享受されることに なる。

#### $[0\ 0\ 3\ 1]$

あるいは、シールド層を備える電気光学装置の態様では、前記基板上には、前記薄膜ト ランジスタのゲート電極を含む前記走査線が備えられており、該走査線の上層として、前 記蓄積容量が備えられており、該蓄積容量の上層として、前記データ線が備えられており 、該データ線の上層として、前記シールド層が備えられており、該シールド層の上層とし て、前記画素電極が備えられており、該蓄積容量は、下層側から、前記画素電位側容量電 極、前記誘電体膜及び前記固定電位側容量電極という配置を備え、前記中継電極は、前記 ゲート電極と同一膜として形成されているように構成するとよい。

## [0032]

このような構成によれば、基板上に構築する積層構造として、最適な配置ないしレイア ウトとなる一態様が提供されることになる。

#### [0033]

本発明の電気光学装置の製造方法は、上記課題を解決するために、基板上に、薄膜トラ ンジスタを形成する工程と、前記薄膜トランジスタのゲート電極上に第1層間絶縁膜を形 成する工程と、前記第1層間絶縁膜の上側に、下から順に、画素電位側容量電極、誘電体 膜及び固定電位側容量電極を形成し、蓄積容量を形成する工程と、前記蓄積容量の上側に 第2層間絶縁膜を形成する工程と、前記第2層間絶縁膜の上側に、窒化膜を含む導電材料で、前記薄膜トランジスタの半導体層に電気的に接続されるデータ線と、前記画素電位側容量電極に電気的に接続される第1中継膜と、前記固定電位側容量電極に電気的に接続される第2中継膜を形成する工程と、前記データ線、前記第1中継膜、前記第2中継膜の上側に第3層間絶縁膜を形成する工程と、前記第3層間絶縁膜の上側に、前記第1中継膜に電気的に接続される容量線を形成する工程と、前記第3中継膜に電気的に接続される容量線を形成する工程と、前記第4層間絶縁膜の上側に、前記第3中継膜に電気的に接続される画素電極を形成する工程とを含むことを特徴とする。

# [0034]

このような製造方法によれば、前述の電気光学装置を比較的容易に形成することができる。

#### [0035]

本発明の電気光学装置の製造方法の一態様では、前記蓄積容量を形成する工程は、前記画素電位側容量電極の第1前駆膜を形成する工程と、前記第1前駆膜の上側に、前記誘電体膜の第2前駆膜を形成する工程と、前記第2前駆膜の上側に、前記固定電位側容量電極の第3前駆膜を形成する工程と、前記第1前駆膜、前記第2前駆膜及び前記第3前駆膜を一挙にパターニングして前記画素電位側容量電極、前記誘電体膜及び前記固定電位側容量電極を形成する工程とからなる。

#### [0036]

この態様によれば、蓄積容量を形成する工程が、画素電位側容量電極、誘電体膜及び固定電位側容量電極それぞれの第1、第2及び第3前駆膜をいったん形成した後、これらを一挙にパターニングする工程を含んでいる。すなわち、この態様によれば、典型的には、蓄積容量を構成する三要素の平面的形状は同一となる。これにより、無駄な平面的広がりを有することなく、即ち画素開口率を低落させることなく、比較的大きな容量値をもつ蓄積容量を製造することができる。また、本態様によれば、前述の三要素を一挙にパターニングすることから、従来のように、固定電位側容量電極のみをエッチングし、誘電体膜及び画素電位側容量電極はそのままに残置させるといった困難な課題を抱えることがない。その結果、本発明では、容易に、また、信頼性高く、蓄積積量を製造することができる。

# [0037]

本発明の電気光学装置の製造方法の他の態様では、前記蓄積容量を形成する工程は、前記画素電位側容量電極の第1前駆膜を形成する工程と、前記第1前駆膜をパターニングして前記画素電位側容量電極を形成する工程と、前記第1前駆膜の上側に、前記誘電体膜の第2前駆膜を形成する工程と、前記第2前駆膜の上側に、前記固定電位側容量電極の第3前駆膜を形成する工程と、前記第3前駆膜をパターニングして前記誘電体膜及び前記固定電位側容量電極を形成する工程と、からなり、前記固定電位側容量電極及び前記誘電体膜は、その面積が前記画素電位側容量電極及び前記誘電体膜の面積よりも大きくなるように形成される。

## [0038]

この態様によれば、前述とは異なり、一旦、画素電位側容量電極を形成すべく、第1前 駆膜のパターニングを実施し、その後に、誘電体膜及び固定電位側容量電極を形成する。 そして更に、本態様では、固定電位側容量電極の面積が、画素電位側容量電極及び誘電体 膜の面積よりも大きくなるようにされている。

#### [0039]

以上によれば、固定電位側容量電極及び誘電体膜が、画素電位側容量電極を覆うような構造を有する蓄積容量を形成することができる。したがって、より広い電極面積で誘電体膜を挟持することが可能となり、より大きな容量値を有する蓄積容量が構成されることになる。具体的には例えば、本態様では、前記の三要素の側面をもコンデンサとして利用することが可能となり、これによる容量値の増大化を見込むことができる。また、このような観点から、例えば、画素電位側容量電極を厚く形成する等としておけば、前記側面の面

積は大きくなり、効率よく容量値を稼ぐことができる。さらに、このような形態によれば、画素電位側容量電極と固定電位側容量電極間における短絡を生じさせ難いということができる。

## [0040]

なお、本態様においては、第3前駆膜に対するパターニングを実施する際、これと同時 に、第2前駆膜に対するパターニングを実施するようにしてもよい。

#### [0041]

本発明の電子機器は、上述の本発明の電気光学装置を具備してなる。ただし、その各種態様を含む。

#### $[0\ 0\ 4\ 2\ ]$

本発明の電子機器によれば、上述の本発明の電気光学装置を具備してなるから、蓄積容量と画素電極との電気的接続を良好に実現することができ、また、該蓄積容量については正確な動作を期待することができることにより、より高品質な画像を表示することが可能であるとともに、信頼性の高い液晶装置等の電気光学装置を具備してなる、投射型表示装置、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。

## [0043]

本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。【発明を実施するための最良の形態】

#### [0044]

以下では、本発明の実施の形態について図を参照しつつ説明する。以下の実施形態は、 本発明の電気光学装置を液晶装置に適用したものである。

#### [0045]

(画素部における構成)

まず、本発明の実施形態における電気光学装置の画素部における構成について、図1から図4を参照して説明する。ここに図1は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図2は、データ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。なお、図3は、図2のうち要部、具体的には、データ線、シールド層及び画素電極間の配置関係を示すために、主にこれらのみを抜き出した平面図である。図4は、図2のA-A´断面図である。なお、図4においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。

#### $[0\ 0\ 4\ 6]$

図1において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極9aと当該画素電極9aをスイッチング制御するためのTFT30とが形成されており、画像信号が供給されるデータ線6a が当該TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。

# [0047]

また、TFT30のゲートにゲート電極が電気的に接続されており、所定のタイミングで、走査線11a及びゲート電極にパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。

# [0048]

画素電極 9 a を介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号 S 1 、 S 2 、 …、 S n は、対向基板に形成された対向電極との間で一定期間保持さ

れる。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射する。

## [0049]

ここで保持された画像信号がリークするのを防ぐために、画素電極9aと対向電極との間に形成される液晶容量と並列に蓄積容量70を付加する。この蓄積容量70は、走査線11aに並んで設けられ、固定電位側容量電極を含むとともに定電位に固定された容量電極300を含んでいる。

# [0050]

以下では、上記データ線6a、走査線11a及びゲート電極、TFT30等による、上述のような回路動作が実現される電気光学装置の、実際の構成について、図2から図4を参照して説明する。

#### $[0\ 0\ 5\ 1]$

まず、図2において、画素電極9aは、TFTアレイ基板10上に、マトリクス状に複数設けられており(点線部により輪郭が示されている)、画素電極9aの縦横の境界に各々沿ってデータ線6a及び走査線11aが設けられている。データ線6aは、後述するようにアルミニウム膜等を含む積層構造からなり、走査線11aは、例えば導電性のポリシリコン膜等からなる。また、走査線11aは、半導体層1aのうち図中右上がりの斜線領域で示したチャネル領域1a´に対向するゲート電極3aに電気的に接続されており、該ゲート電極3aは該走査線11aに含まれる形となっている。すなわち、ゲート電極3aとデータ線6aとの交差する箇所にはそれぞれ、チャネル領域1a´に走査線11aに含まれるゲート電極3aが対向配置された画素スイッチング用のTFT30が設けられている。換言すれば、TFT30(ゲート電極を除く。)は、ゲート電極3aと走査線11aとの間に存在するような形態となっている。

# [0052]

次に、電気光学装置は、図2のA-A<sup>、</sup>線断面図たる図4に示すように、例えば、石英基板、ガラス基板、シリコン基板からなるTFTアレイ基板10と、これに対向配置される、例えばガラス基板や石英基板からなる対向基板20とを備えている。

### [0053]

TFTアレイ基板10の側には、図4に示すように、前記の画素電極9aが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜16が設けられている。画素電極9aは、例えばITO膜等の透明導電性膜からなる。他方、対向基板20の側には、その全面に渡って対向電極21が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜22が設けられている。このうち対向電極21は、上述の画素電極9aと同様に、例えばITO膜等の透明導電性膜からなり、前記の配向膜16及び22は、例えば、ポリイミド膜等の透明な有機膜からなる。

# [0054]

このように対向配置されたTFTアレイ基板10及び対向基板20間には、後述のシール材(図8及び図9参照)により囲まれた空間に液晶等の電気光学物質が封入され、液晶層50が形成される。液晶層50は、画素電極9aからの電界が印加されていない状態で配向膜16及び22により所定の配向状態をとる。液晶層50は、例えば一種又は数種類のネマティック液晶を混合した電気光学物質からなる。シール材は、TFT基板10及び対向基板20をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。

# [0055]

一方、TFTアレイ基板10上には、前記の画素電極9a及び配向膜16の他、これらを含む各種の構成が積層構造をなして備えられている。この積層構造は、図4に示すよう

に、下から順に、走査線11aを含む第1層、ゲート電極3aを含むTFT30等を含む第2層、蓄積容量70を含む第3層、データ線6a等を含む第4層、シールド層400等を含む第5層、前記の画素電極9a及び配向膜16等を含む第6層(最上層)からなる。また、第1層及び第2層間には下地絶縁膜12が、第2層及び第3層間には第1層間絶縁膜41が、第3層及び第4層間には第2層間絶縁膜42が、第4層及び第5層間には第3層間絶縁膜43が、第5層及び第6層間には第4層間絶縁膜44が、それぞれ設けられており、前述の各要素間が短絡することを防止している。また、これら各種の絶縁膜12、41、42、43及び44には、例えば、TFT30の半導体層1a中の高濃度ソース領域1dとデータ線6aとを電気的に接続するコンタクトホール等もまた設けられている。以下では、これらの各要素について、下から順に説明を行う。

# [0056]

まず、第1層には、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリシリコン等からなる走査線11aが設けられている。この走査線11aは、平面的にみて、図2のX方向に沿うように、ストライプ状にパターニングされている。より詳しく見ると、ストライプ状の走査線11aは、図2のX方向に沿うように延びる本線部と、データ線6a或いはシールド層400が延在する図2のY方向に延びる突出部とを備えている。なお、隣接する走査線11aから延びる突出部は相互に接続されることはなく、したがって、該走査線11aは1本1本分断された形となっている。

# [0057]

これにより、走査線11aは、同一行に存在するTFT30のON・OFFを一斉に制御する機能を有することになる。また、該走査線11aは、画素電極9aが形成されない領域を略埋めるように形成されていることから、TFT30に下側から入射しようとする光を遮る機能をも有している。これにより、TFT30の半導体層1aにおける光リーク電流の発生を抑制的にし、フリッカ等のない高品質な画像表示が可能となる。なお、導電性ポリシリコンの場合は、光吸収性の機能を備える。

#### [0058]

次に、第2層として、ゲート電極3 a を含むTFT30が設けられている。TFT30は、図4に示すように、LDD (Lightly Doped Drain) 構造を有しており、その構成要素としては、上述したゲート電極3 a、例えばポリシリコン膜からなりゲート電極3 aからの電界によりチャネルが形成される半導体層1 a のチャネル領域1 a ´、ゲート電極3 a と半導体層1 a とを絶縁するゲート絶縁膜を含む絶縁膜2、半導体層1 a における低濃度ソース領域1 b 及び低濃度ドレイン領域1 c 並びに高濃度ソース領域1 d 及び高濃度ドレイン領域1 e を備えている。

#### $[0\ 0\ 5\ 9]$

そして、本実施形態においては特に、この第2層には、上述のゲート電極3aと同一膜として中継電極719が形成されている。この中継電極719は、平面的に見て、図2に示すように、各画素電極9aの一辺の略中央に位置するように、島状に形成されている。中継電極719とゲート電極3aとは同一膜として形成されているから、後者が例えば導電性ポリシリコン膜等からなる場合においては、前者もまた、導電性ポリシリコン膜等からなる。

#### [0060]

なお、上述のTFT30は、好ましくは図4に示したようにLDD構造をもつが、低濃度ソース領域1b及び低濃度ドレイン領域1cに不純物の打ち込みを行わないオフセット構造をもってよいし、ゲート電極3aをマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のTFTであってもよい。また、本実施形態では、画素スイッチング用TFT30のゲート電極を、高濃度ソース領域1d及び高濃度ドレイン領域1e間に1個のみ配置したシングルゲート構造としたが、これらの間に2個以上のゲート電極を配置してもよい。このようにデュア

ルゲート、あるいはトリプルゲート以上でTFTを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。さらに、TFT30を構成する半導体層1aは非単結晶層でも単結晶層でも構わない。単結晶層の形成には、貼り合わせ法等の公知の方法を用いることができる。半導体層1aを単結晶層とすることで、特に周辺回路の高性能化を図ることができる。

# [0061]

以上説明した走査線11aの上、かつ、TFT30の下には、例えばシリコン酸化膜等からなる下地絶縁膜12が設けられている。下地絶縁膜12は、走査線11aからTFT30を層間絶縁する機能のほか、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のTFT30の特性変化を防止する機能を有する。

# [0062]

この下地絶縁膜12には、平面的にみて半導体層1aの両脇に、後述するデータ線6aに沿って延びる半導体層1aのチャネル長と同じ幅、もしくは、チャネル長より長い溝(コンタクトホールを成す溝)12cvが掘られており、この溝12cvに対応して、その上方に積層されるゲート電極3aは下側に凹状に形成された部分を含んでいる。また、この溝12cv全体を埋めるようにして、ゲート電極3aが形成されていることにより、該ゲート電極3aには、これと一体的に形成された側壁部3bが延設されるようになっている。これにより、TFT30の半導体層1aは、図2によく示されているように、平面的にみて側方から覆われるようになっており、少なくともこの部分からの光の入射が抑制されるようになっている。

## [0063]

また、この側壁部3bは、前記の溝12cvを埋めるように形成されているとともに、その下端が前記の走査線11aと接するようにされている。ここで走査線11aは、上述のようにストライプ状に形成されていることから、ある行に存在するゲート電極3a及び走査線11aは、当該行に着目する限り、常に同電位となる。

# [0064]

ここで本発明においては、走査線11aに平行するようにして、ゲート電極3aを含む別の走査線を形成するような構造を採用してもよい。この場合においては、該走査線11aと該別の走査線とは、冗長的な配線構造をとることになる。

これにより、例えば、該走査線 1 1 a の一部に何らかの欠陥があって、正常な通電が不可能となったような場合においても、当該走査線 1 1 a と同一の行に存在する別の走査線が健全である限り、それを介してTFT30の動作制御を依然正常に行うことができることになる。

# [0065]

さて、前述の第2層に続けて第3層には、蓄積容量70が設けられている。蓄積容量70は、TFT30の高濃度ドレイン領域1e及び画素電極9aに接続された画素電位側容量電極としての下部電極71と、固定電位側容量電極としての容量電極300とが、誘電体膜75を介して対向配置されることにより形成されている。この蓄積容量70によれば、画素電極9aにおける電位保持特性を顕著に高めることが可能となる。また、本実施形態に係る蓄積容量70は、図2の平面図を見るとわかるように、画素電極9aの形成領域にはぼ対応する光透過領域には至らないように形成されているため、換言すれば、遮光領域内に収まるように形成されているため、電気光学装置全体の画素開口率は比較的大きく維持され、これにより、より明るい画像を表示することが可能となる。

#### [0066]

より詳細には、下部電極71は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。ただし、下部電極71は、金属又は合金を含む単一層膜又は多層膜から構成してもよい。また、この下部電極71は、画素電位側容量電極としての機能のほか、画素電極9aとTFT30の高濃度ドレイン領域1eとを中継接続する機能をもつ。そして、本実施形態においては特に、ここにいう中継接続が、前記の中継電極719を

介して行われていることに特徴がある。この点については後に改めて触れることとする。

# [0067]

容量電極300は、蓄積容量70の固定電位側容量電極として機能する。本実施形態において、容量電極300を固定電位とするためには、固定電位とされたシールド層400と電気的接続が図られることによりなされている。

# [0068]

そして、本実施形態においては特に、この容量電極300は、TFTアレイ基板10上において、各画素に対応するように島状に形成されており、前記下部電極71は、当該容量電極300とほぼ同一形状を有するように形成されている。

これにより、本実施形態に係る蓄積容量 7 0 は、平面的に無駄な広がりを有さず、即ち画素開口率を低落させることなく、且つ、当該状況下で最大限の容量値を実現し得ることになる。すなわち、本実施形態において、蓄積容量 7 0 は、より小面積で、より大きな容量値をもつ。

## [0069]

より詳細に見ると、図4においては、容量電極300の面積は、下部電極71の面積よりも若干大きめに、即ち前者が後者を覆うように形成されていることがわかる。このような形態によれば、図から読み取れるように、該容量電極300及び該下部電極71の側面をもコンデンサとして利用すること(図4における蓄積容量70の左方参照)が可能であるから、容量値の増大化を図ることができる。また、両者間の短絡も生じ難い。なお、このような観点から、前記側面の面積を増大させるべく、例えば下部電極71を予め比較的厚く形成しておくことも有効である。

## [0070]

誘電体膜75は、図4に示すように、例えば膜厚5~200nm程度の比較的薄いHT O(High Temperature Oxide)膜、LTO(Low Temperature Oxide)膜等の酸化シリコ ン膜、あるいは窒化シリコン膜等から構成される。蓄積容量70を増大させる観点からは 、膜の信頼性が十分に得られる限りにおいて、誘電体膜75は薄いほどよい。そして、本 実施形態においては特に、この誘電体膜75は、図4に示すように、下層に酸化シリコン 膜75a、上層に窒化シリコン膜75bというように二層構造を有するものとなっている 。上層の窒化シリコン膜75bは画素電位側容量電極の下部電極71より少し大きなサイ ズにパターンニングされ、遮光領域(非開口領域)内で収まるように形成されている。こ れにより、比較的誘電率の大きい窒化シリコン膜75bが存在することにより、蓄積容量 70の容量値を増大させることが可能となる他、それにもかかわらず、酸化シリコン膜7 5aが存在することにより、蓄積容量70の耐圧性を低下せしめることがない。このよう に、誘電体膜75を二層構造とすることにより、相反する二つの作用効果を享受すること が可能となる。また、着色性のある窒化シリコン75bは下部電極71より少し大きなサ イズにパターンニングされ、光が透過される部分に形成されていない。すなわち、遮光領 域内に位置するので、透過率が低下することを防止できる。また、窒化シリコン膜75b が存在することにより、TFT30に対する水の浸入を未然に防止することが可能となっ ている。これにより、本実施形態では、TFT30におけるスレッショルド電圧の上昇と いう事態を招来することがなく、比較的長期の装置運用が可能となる。なお、本実施形態 では、誘電体膜75は、二層構造を有するものとなっているが、場合によっては、例えば 酸化シリコン膜、窒化シリコン膜及び酸化シリコン膜等というような三層構造や、あるい はそれ以上の積層構造を有するように構成してもよい。

#### [0071]

以上説明したTFT30ないしゲート電極3a及び中継電極719の上、かつ、蓄積容量70の下には、例えば、NSG(ノンシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはNSGからなる第1層間絶縁膜41が形成されている。そして、この第1層間絶縁膜41には、TFT30の高濃度ソース領域1dと後述するデータ線6aとを電気的に接続するコン

タクトホール81が、後記第2層間絶縁膜42を貫通しつつ開孔されている。また、第1層間絶縁膜41には、TFT30の高濃度ドレイン領域1eと蓄積容量70を構成する下部電極71とを電気的に接続するコンタクトホール83が開孔されている。

# [0072]

さらに、この第1層間絶縁膜41には、蓄積容量70を構成する画素電位側容量電極としての下部電極71と中継電極719とを電気的に接続するためのコンタクトホール881が開孔されている。更に加えて、第1層間絶縁膜41には、中継電極719と後述する第2中継電極6a2とを電気的に接続するコンタクトホール882が、後記第2層間絶縁膜を貫通しつつ開孔されている。

#### [0073]

なお、これら四つのコンタクトホールのうち、コンタクトホール81及び882の形成部分では、前述の誘電体膜75が形成されないように、換言すれば、該誘電体膜75に開口部が形成されるようになっている。これは、コンタクトホール81においては、高濃度ソース領域1d及びデータ線6a間の電気的導通を図る必要があるためであり、コンタクトホール882においては、該コンタクトホール882を第1及び第2層間絶縁膜41及び42を貫通させるためである。ちなみに、このような開口部が誘電体膜75に設けられていれば、TFT30の半導体層1aに対する水素化処理を行うような場合において、該処理に用いる水素を、該開口部を通じて半導体層1aにまで容易に到達させることが可能となるという作用効果を得ることも可能となる。

#### [0074]

また、本実施形態では、第1層間絶縁膜41に対しては、約1000℃の焼成を行うことにより、半導体層1aやゲート電極3aを構成するポリシリコン膜に注入したイオンの活性化を図ってもよい。

#### [0075]

さて、前述の第3層に続けて第4層には、データ線6aが設けられている。このデータ線6aは、TFT30の半導体層1aの延在する方向に一致するように、すなわち図2中Y方向に重なるようにストライプ状に形成されている。このデータ線6aは、図4に示すように、下層より順に、アルミニウムからなる層(図4における符号41A)、窒化チタンからなる層(図4における符号41TN参照)、窒化シリコン膜からなる層(図4における符号401)の三層構造を有する膜として形成されている。窒化シリコン膜は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターンニングされている。このうちデータ線6aが、比較的低抵抗な材料たるアルミニウムを含むことにより、TFT30、画素電極9aに対する画像信号の供給を滞りなく実現することができる。他方、データ線6a上に水分の浸入をせき止める作用に比較的優れた窒化シリコン膜が形成されることにより、TFT30の耐湿性向上を図ることができ、その寿命長期化を実現することができる。窒化シリコン膜は、プラズマ窒化シリコン膜が望ましい。

#### [0076]

また、この第4層には、データ線6aと同一膜として、シールド層用中継層6a1及び第2中継電極6a2が形成されている。これらは、図2に示すように、平面的に見ると、データ線6aと連続した平面形状を有するように形成されているのではなく、各者間はパターニング上分断されるように形成されている。すなわち、図2中最左方に位置するデータ線6aに着目すると、その直右方に略四辺形状を有するシールド層用中継層6a1、更にその右方にシールド層用中継層6a1よりも若干大きめの面積をもつ略四辺形状を有する第2中継電極6a2が形成されている。シールド層用中継層6a1及び第2中継電極6a2は、データ線6aと同一工程で、下層より順に、アルミニウムからなる層、窒化チタンからなる層、プラズマ窒化膜からなる層の三層構造を有する膜として形成されている。そして、プラズマ窒化膜は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターンニングされている。窒化チタン層は、シールド層用中継層6a1、第2中継電極6a2に対して形成するコンタクトホール803,804のエッチングの突き抜け防止のためのバリアメタルとして機能する。

また、シールド層用中継層 6 a 1 及び第 2 中継電極 6 a 2 上に、水分の浸入をせき止める作用に比較的優れた窒化シリコン膜が形成されることにより、TFT 3 0 の耐湿性向上を図ることができ、その寿命長期化を実現することができる。尚、窒化シリコン膜は、プラズマ窒化シリコン膜が望ましい。

# [0077]

以上説明した蓄積容量70の上、かつ、データ線6aの下には、例えばNSG、PSG, BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはTEOSガスを用いたプラズマCVD法によって形成された第2層間絶縁膜42が形成されている。この第2層間絶縁膜42には、TFT30の高濃度ソース領域1 d とデータ線6aとを電気的に接続する、前記のコンタクトホール81が開孔されているとともに、前記シールド層用中継層6a1と蓄積容量70の上部電極たる容量電極300とを電気的に接続するコンタクトホール801が開孔されている。さらに、第2層間絶縁膜42には、第2中継電極6a2と中継電極719とを電気的に接続するための、前記のコンタクトホール882が形成されている。

#### [0078]

さて、前述の第4層に続けて第5層には、シールド層400が形成されている。このシールド層400は、平面的にみると、図2及び図3に示すように、図中X方向及びY方向それぞれに延在するように、格子状に形成されている。該シールド層400のうち図中Y方向に延在する部分については特に、データ線6aを覆うように、且つ、該データ線6aよりも幅広に形成されている。また、図中X方向に延在する部分については、後述の第3中継電極402を形成する領域を確保するために、各画素電極9aの一辺の中央付近に切り欠き部を有している。

# [0079]

さらには、図2又は図3中、XY方向それぞれに延在するシールド層400の交差部分の隅部においては、該隅部を埋めるようにして、略三角形状の部分が設けられている。シールド層400に、この略三角形状の部分が設けられていることにより、TFT30の半導体層1aに対する光の遮蔽を効果的に行うことができる。すなわち、半導体層1aに対して、斜め上から進入しようとする光は、この三角形状の部分で反射又は吸収されることになり半導体層1aには至らないことになる。したがって、光リーク電流の発生を抑制的にし、フリッカ等のない高品質な画像を表示することが可能となる。

# [0080]

このシールド層400は、画素電極9aが配置された画像表示領域10aからその周囲に延設され、定電位源と電気的に接続されることで、固定電位とされている。なお、ここに述べた「定電位源」としては、データ線駆動回路101に供給される正電源や負電源の定電位源でもよいし、対向基板20の対向電極21に供給される定電位源でも構わない。

#### [0081]

このように、データ線6aの全体を覆うように形成されているとともに(図3参照)、固定電位とされたシールド層400の存在によれば、該データ線6a及び画素電極9a間に生じる容量カップリングの影響を排除することが可能となる。すなわち、データ線6aへの通電に応じて、画素電極9aの電位が変動するという事態を未然に回避することが可能となり、画像上に該データ線6aに沿った表示ムラ等を発生させる可能性を低減することができる。本実施形態においては特に、シールド層400は格子状に形成されているから、走査線11aが延在する部分についても無用な容量カップリングが生じないように、これを抑制することが可能となっている。

#### [0082]

また、第4層には、このようなシールド層400と同一膜として、本発明にいう「中継層」の一例たる第3中継電極402が形成されている。この第3中継電極402は、後述のコンタクトホール89を介して、第2中継電極6a2及び画素電極9a間の電気的接続を中継する機能を有する。なお、これらシールド層400及び第3中継電極402間は、平面形状的に連続して形成されているのではなく、両者間はパターニング上分断されるよ

うに形成されている。

# [0083]

他方、上述のシールド層400及び第3中継電極402は、下層にアルミニウムからなる層、上層に窒化チタンからなる層の二層構造を有している。また、第3中継電極402において、下層のアルミニウムからなる層は、第2中継電極6a2と接続され、上層の窒化チタンからなる層は、ITO等からなる画素電極9aと接続されるようになっている。この場合、とりわけ後者の接続は良好に行われることになる。この点、仮に、アルミニウムとITOとを直接に接続してしまう形態をとると、両者間において電蝕が生じてしまい、アルミニウムの断線、あるいはアルミナの形成による絶縁等のため、好ましい電気的接続が実現されないこととは対照的である。このように、本実施形態では、第3中継電極402と画素電極9aとの電気的接続を良好に実現することができることにより、該画素電極9aに対する電圧印加、あるいは該画素電極9aにおける電位保持特性を良好に維持することが可能となる。

# [0084]

さらには、シールド層400及び第3中継電極402は、光反射性能に比較的優れたアルミニウムを含み、且つ、光吸収性能に比較的優れた窒化チタンを含むことから、遮光層として機能し得る。すなわち、これらによれば、TFT30の半導体層1aに対する入射光(図4参照)の進行を、その上側でさえぎることが可能である。なお、このようなことについては、既に述べたように、上述の容量電極300及びデータ線6aについても同様にいえる。本実施形態においては、これらシールド層400、第3中継電極402、容量電極300及びデータ線6aが、TFTアレイ基板10上に構築される積層構造の一部をもしつつ、TFT30に対する上側からの光入射を遮る上側遮光膜(あるいは、「積層構造の一部」を構成しているという点に着目すれば「内蔵遮光膜」)として機能しうる。なお、この「上側遮光膜」ないし「内蔵遮光膜」なる概念によれば、上述の構成のほか、ゲート電極3aや下部電極71等もまた、それに含まれるものとして考えることができる。要は、最も広義に解する前提の下、TFTアレイ基板10上に構築される不透明な材料からなる構成であれば、「上側遮光膜」ないし「内蔵遮光膜」と呼びうる。

#### [0085]

以上説明した前述のデータ線6aの上、かつ、シールド層400の下には、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくは、TEOSガスを用いたプラズマCVD法で形成された第3層間絶縁膜43が形成されている。この第3層間絶縁膜43には、前記のシールド層400とシールド層用中継層6a1とを電気的に接続するためのコンタクトホール803、及び、第3中継電極402と第2中継電極6a2とを電気的に接続するためのコンタクトホール804がそれぞれ開孔されている。

#### [0086]

なお、第2層間絶縁膜42に対しては、第1層間絶縁膜41に関して前述したような焼成を行わないことにより、容量電極300の界面付近に生じるストレスの緩和を図るようにしてもよい。

#### [0087]

最後に、第6層には、上述したように画素電極9aがマトリクス状に形成され、該画素電極9a上に配向膜16が形成されている。そして、この画素電極9a下には、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはBPSGからなる第4層間絶縁膜44が形成されている。この第4層間絶縁膜44には、画素電極9a及び前記の第3中継電極402間を電気的に接続するためのコンタクトホール89が開孔されている。また、本実施形態では特に、第4層間絶縁膜44の表面は、СMP(Chemical Mechanical Polishing)処理等により平坦化されており、その下方に存在する各種配線や素子等による段差に起因する液晶層50の配向不良を低減する。ただし、このように第4層間絶縁膜44に平坦化処理を施すのに代えて、又は加えて、TFTアレイ基板10、下地絶縁膜12、第1層間絶縁膜41、第2層間絶

縁膜42及び第3層間絶縁膜43のうち少なくとも一つに溝を掘って、データ線6a等の 配線やTFT30等を埋め込むことにより、平坦化処理を行ってもよい。

#### [0088]

このような構成となる本実施形態の電気光学装置においては特に、第2層として、ゲート電極3aと同一膜として形成された中継電極719が存在し、且つ、第3層に位置する蓄積容量70の下部電極71と第6層に位置する画素電極9aとが、この中継電極719を介して電気的に接続されていることに特徴がある。

このように、下部電極71及び画素電極9aが、これらそれぞれからみて、より下層に位置する中継電極719を介して接続されていることにより、該中継電極719と下部電極71との電気的接続点、とりわけ下部電極71に着目した電気的接続点は、該下部電極71の下側に位置することになる(図4におけるコンタクトホール881参照)。

# [0089]

このような構造により、本実施形態の電気光学装置においては、次のような作用効果が奏されることとなる。この点については、上述のような構造を採らない電気光学装置を想定し、これとの対比を行うとより明瞭になる。以下では、これを図5を参照しつつ説明することとする。ここに図5は、図4との対比を行うための構造を示す同視点の断面図である。なお、説明の便宜上、図4及び図5間では、実質的に同一の要素を指示する場合には、同一の符号を用いて説明を行うこととする。なお、この対比例は、先の実施形態における対比に過ぎず、この構成も本発明に含まれるものである。

## [0090]

まず、図4においては、既に述べたように、下部電極71と中継電極719とは、両者間に形成された第1層間絶縁膜41に開孔されたコンタクトホール881を介して電気的に接続されている。したがって、下部電極71における、中継電極719に対する電気的接続点は、該下部電極71の「下側」に位置するということがいえる。

#### [0091]

これに対して、図5においては、中継電極719が存在せず、したがって、下部電極71 ′ と画素電極9aとの電気的接続は、該下部電極71 ′ の上側に電気的接続点をもつコンタクトホール8821を介して実現されている。より詳しくは、コンタクトホール8821は、第2層間絶縁膜42と誘電体膜75a,75bに開孔されており、第2中継電極6a21は、該第2層間絶縁膜42の表面及びコンタクトホール8821を埋めるように形成されていることがわかる。以降のより上層の構造については図4と略同様である。

#### [0092]

そして、このような構造では、下部電極 7 1 ´ 及び画素電極 9 a 間の電気的接続を実現するためには、図 5 において明らかなように、下部電極 7 1 ´ の「上側」を利用しなければならないのである。また、これに伴い、この場合においては、蓄積容量 7 0 ´ を構成する誘電体膜 7 5 及び容量電極 3 0 0 「のみ」に対するエッチング工程を実施しなければならない(図中破線参照)。なぜなら、下部電極 7 1 ´ の上側との電気的接続を図るべく、該下部電極 7 1 ´ の表面が上方から臨めるが如き状態を現出しなければならないからである。

# [0093]

しかしながら、上述のようなエッチング工程には困難が伴う。というのも、下部電極71 ~ や誘電体膜75は通常可及的に薄くなるように形成されているからである。また、本実施形態においては特に、誘電体膜75が、上述のように窒化シリコン膜等を含んでおり、その分、酸化シリコン膜が薄くなっている。容量電極300を、例えば、ポリシリコンあるいはタングステンシリサイド、もしくはそれらの積層膜で形成したときは、容量電極300のエッチングは、誘電体膜である酸化シリコン膜のエッチレートが容量電極300のエッチングが誘電体膜で止まるようにできる。しかしながら、誘電体膜中の酸化シリコン膜が薄くなると、エッチングは誘電体膜を突き抜け、さらには画素電極側容量電極をも容易にエッチングしてしまう。したがって、このような場合においては、下部電極71 ′において、

いわゆる「突き抜け」等を生じさせてしまう可能性が大きい。こうなると、悪い場合には、蓄積容量70を構成する容量電極300及び下部電極71′間に短絡を生じさせるおそれ等も生じてくる。

# [0094]

しかるに、本実施形態においては、図5に示すように、そのような困難なエッチング工程を経る必要が全くないから、下部電極71及び画素電極9a間の電気的接続を良好に実現することができるのである。これは、中継電極719を介して両者間の電気的接続を実現しているからに他ならない。更にいえば、同じ理由から、本実施形態によれば、容量電極300及び下部電極71間で短絡が生じるなどという可能性はきわめて小さい。すなわち、欠陥なき蓄積容量70を好適に形成することが可能なのである。

#### [0095]

以上のように、本実施形態においては、蓄積容量70及び画素電極9a間の電気的接続を良好に実現することができるとともに、蓄積容量70に無用な欠陥を生じさせるおそれが極めて低減されることにより、より良好な動作が可能な電気光学装置を提供することができる。

# [0096]

なお、上記実施形態において、中継電極719は、ゲート電極3aと同一膜として形成されていたが、本発明はこのような形態に限定されるものではない。例えば、上記実施形態では第3層に形成されていた蓄積容量70を、種々の事情により、より上層に形成するという場合も考えられるから、その場合においては、ゲート電極3aよりも上層に中継電極が位置するという場合も想定し得る。また、各構成要素の立体的・平面的なレイアウトについても、本発明は、上記実施形態のような形態に限定されるものではない。図1乃至図4等とは別の種々の形態が考えられ得る。

# [0097]

また、上述においては、蓄積容量70は、下から順に画素電位側容量電極、誘電体膜及び固定電位側容量電極という三層構造を構成していたが、場合によっては、これとは逆の構造を構成するようにしてもよい。この場合においては例えば、上部電極たる画素電位側容量電極を、固定電位側容量電極の面積よりも大きめの面積をもつように、すなわち前者が後者に対して平面的に余剰の面をもつように形成するとともに、該余剰の面を、中継電極719へと通ずるコンタクトホールの形成位置に対応するように配置するとよい。これによれば、中継電極719と画素電位側容量電極の電気的接続は、このコンタクトホールを介することによって容易に実現することができる。

# [0098]

このように、本発明にいう「画素電位側容量電極」が、蓄積容量70における「下部」電極71を構成するのではなく(上記実施形態参照)、その上部電極を構成するようにしてもよい。

# [0099]

(製造プロセス)

以下では、上記実施形態に類似する電気光学装置の製造方法について、図6及び図7を 参照しながら説明する。ここに、図6及び図7は、本実施形態に係る電気光学装置の製造 方法を、順を追って示す工程断面図である。

#### [0100]

まず、図6の工程(1)に示すように、石英基板、ハードガラス、シリコン基板等のTFTアレイ基板10を用意する。ここで、好ましくは $N_2$ (窒素)等の不活性ガス雰囲気で約900~1300 $\mathbb C$ の高温でアニール処理し、後に実施される高温プロセスでTFTアレイ基板10に生じる歪が少なくなるように前処理しておく。

# [0101]

続いて、このように処理されたTFTアレイ基板10の全面に、Ti、Cr、W、Ta、Mo等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、100~500mm程度の膜厚、好ましくは200mmの膜厚の前駆膜を形成する。そして、フォト

リソグラフィ及びエッチングにより、平面形状がストライプ状の走査線11aを形成する。次に、走査線11a上に、例えば、常圧又は減圧CVD法等によりTEOS(テトラ・エチル・オルソ・シリケート)がス、TEB(テトラ・エチル・ボートレート)がス、TMOP(テトラ・メチル・オキシ・フォスレート)がス等を用いて、NSG(ノンシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜12を形成する。この下地絶縁膜12の膜厚は、例えば約500~200 nm程度とする。

## [0102]

続いて、下地絶縁膜12上に、約450~550℃、好ましくは約500℃の比較的低温環境中で、流量約400~600cc/minのモノシランガス、ジシランガス等を用いた減圧CVD(例えば、圧力約20~40PaのCVD)により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約600~700℃にて約1~10時間、好ましくは4~6時間の熱処理を施すことにより、p−Si(ポリシリコン)膜を約50~200nmの厚さ、好ましくは約100nmの厚さとなるまで固相成長させる。固相成長させる方法としては、RTAを使ったアニール処理でもよいし、エキシマレーザ等を用いたレーザアニールでもよい。この際、画素スイッチング用のTFT30を、nチャネル型とするかpチャネル型とするかに応じて、V族元素やIII族元素のドーパントを僅かにイオン注入等によりドープしてもよい。そして、フォトリソグラフィ及びエッチングにより、所定パターンを有する半導体層1aを形成する。

## $[0\ 1\ 0\ 3]$

次に、図6の工程(2)に示すように、TFT30を構成する半導体層1aを約900~1300℃の温度、好ましくは約1000℃の温度により熱酸化して下層ゲート絶縁膜を形成し、場合により、これに続けて減圧CVD法等により上層ゲート絶縁膜を形成することにより、一層又は多層の高温酸化シリコン膜(HTO膜)や窒化シリコン膜からなる(ゲート絶縁膜を含む)絶縁膜2を形成する。この結果、半導体層1aは、約30~150nmの厚さ、好ましくは約35~50nmの厚さとなり、絶縁膜2の厚さは、約20~150nmの厚さ、好ましくは約30~100nmの厚さとなる。

#### $[0\ 1\ 0\ 4]$

続いて、画素スイッチング用のTFT30のスレッシュホールド電圧Vthを制御するために、半導体層1aのうちnチャネル領域あるいはpチャネル領域に、ボロン等のドーパントを予め設定された所定量だけイオン注入等によりドープする。

#### [0105]

続いて、前述の下地絶縁膜12に対して、走査線11aに通ずる溝12cvを形成する。この溝12cvは、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。

### [0106]

次に、図6の工程(3)に示すように、減圧CVD法等によりポリシリコン膜を堆積し、更にリン(P)を熱拡散して、このポリシリコン膜を導電化する。この熱拡散に代えて、Pイオンをポリシリコン膜の成膜と同時に導入したドープドシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約100~500nmの厚さ、好ましくは約350nm程度である。そして、フォトリソグラフィ及びエッチングにより、TFT30のゲート電極部を含めて所定のパターンのゲート電極3aを形成する。そして、本製造方法においては、このゲート電極3a形成時において、これに延設される側壁部3bもまた同時に形成されることになる。この側壁部3bは、前述のポリシリコン膜の堆積が溝12cvの内部に対しても行われることで形成される。この際、該溝12cvの底が走査線11aに接していることにより、側壁部3b及び走査線11aは電気的に接続されることになる。更に、本製造方法では特に、このゲート電極3aのパターニング時、これと同時に、中継電極719もまた形成されることになる。このパターニングにより、中継電極719は、図2に示すような平面形状を有するように成形される。

# [0107]

続いて、前記半導体層 1 a について、低濃度ソース領域 1 b 及び低濃度ドレイン領域 1 c、並びに、高濃度ソース領域 1 d 及び高濃度ドレイン領域 1 e を形成する。

# [0108]

ここでは、TFT30をLDD構造をもつnチャネル型のTFTとする場合を説明すると、具体的にまず、低濃度ソース領域1b及び低濃度ドレイン領域1cを形成するために、ゲート電極3aをマスクとして、P等のV族元素のドーパンを低濃度で(例えば、Pイオンを $1\sim3\times10^{13}$ cm²のドーズ量にて)ドープする。これによりゲート電極3a下の半導体層1aはチャネル領域1a´となる。このときゲート電極3aがマスクの役割を果たすことによって、低濃度ソース領域1b及び低濃度ドレイン領域1cは自己整合的に形成されることになる。

次に、高濃度ソース領域 1 d 及び高濃度ドレイン領域 1 e を形成するために、ゲート電極 3 a よりも幅の広い平面パターンを有するレジスト層をゲート電極 3 a 上に形成する。その後、P等の V 統元素のドーパントを高濃度で(例えば、Pイオンを  $1\sim3\times10^{1.5}$  / c m  $^2$  のドーズ量にて)ドープする。

# [0109]

なお、このように低濃度と高濃度の2段階に分けて、ドープを行わなくてもよい。例えば、低濃度のドープを行わずに、オフセット構造のTFTとしてもよく、ゲート電極3a(ゲート電極)をマスクとして、Pイオン・Bイオン等を用いたイオン注入技術によりセルフアライン型のTFTとしてもよい。この不純物のドープにより、ゲート電極3aは更に低抵抗化される。

# [0110]

次に、図6の工程(4)に示すように、ゲート電極3a上に、例えば、TEOSガス、TEBガス、TMOPガス等を用いた常圧又は減圧CVD法等により、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜からなる第1層間絶縁膜41を形成する。この第1層間絶縁膜41の膜厚は、例えば約500~200mm程度とする。ここで好ましくは、800℃程度の高温でアニール処理し、第1層間絶縁膜41の膜質を向上させておく。

## $[0\ 1\ 1\ 1\ ]$

続いて、第1層間絶縁膜41に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール83及びコンタクトホール881を開孔する。この際、前者は半導体層1aの高濃度ドレイン領域1eに通ずるように、後者は中継電極719へ通ずるように、それぞれ形成される。

## [0112]

次に、図6の工程(5)に示すように、第1層間絶縁膜41上に、Pt等の金属膜を、スパッタリングにより、100~500nm程度の膜厚に成膜して、所定パターンをもつ下部電極71の前駆膜を形成する。この際、前述の金属膜の成膜は、コンタクトホール83及びコンタクトホール881の両者が埋められるように行われ、これにより、高濃度ドレイン領域1e及び中継電極719と下部電極71との電気的接続が図られる。続いて、この下部電極71の前駆膜に対するパターニング処理を実施することで、下部電極71を形成する。

# [0113]

更に続いて、下部電極71上に、誘電体膜75を形成する。この誘電体膜75は、絶縁膜2の場合と同様に、一般にTFTゲート絶縁膜を形成するのに用いられる各種の公知技術により形成可能である。本実施形態においては特に、まず、酸化シリコン膜75aが前述の熱酸化、或いはCVD法等によって形成され、その後に、窒化シリコン膜75bがプラズマCVD法等によって形成される。この誘電体膜75は、薄くする程、蓄積容量70は大きくなるので、結局、膜破れなどの欠陥が生じないことを条件に、膜厚50nm以下のごく薄い絶縁膜となるように形成すると有利である。続いて、誘電体膜75上に、A1等の金属膜を、スパッタリングにより、約100~500nm程度の膜厚に成膜して、容

量電極300の前駆膜を形成する。

# [0114]

次に、図6の工程(6)に示すように、誘電体膜 75の酸化シリコン膜 75 aの前駆膜に対するパターニングは実施せずに、窒化シリコン膜 75 bの前駆膜が画素電位側容量電極の下部電極 71 より少し大きなサイズにパターンニングされ、容量電極 300 の前駆膜に対して下部電極 71 とほぼ同じ大きさにするパターニングのみを実施するようにしてよい。この場合においては、容量電極 300 の形成に伴って、該容量電極 300 と前述の下部電極 71 とにより挟持される部分が、実質的に誘電体膜 75 として該当するということになる(図 4 参照)。

#### [0115]

なお、図7の工程(6)においては、前述の誘電体膜75の前駆膜及び容量電極300 の前駆膜を一挙にパターニングすることで、誘電体膜75及び容量電極300を形成して 、蓄積容量70を完成させてもよい。

# [0116]

このように、本実施形態においては、固定電位側容量電極たる容量電極300の面積が、画素電位側容量電極たる下部電極71及び誘電体膜75の面積よりも大きくなるように形成することで該蓄積容量70を形成することから、より広い電極面積で誘電体膜を挟持すること、具体的には、該蓄積容量70を構成する三要素の側面をもコンデンサとして利用することが可能となり、これによる容量値の増大化を見込むことができる。すなわち、本実施形態によれば、無駄な平面的広がりを有することなく、即ち画素開口率を低落させることなく、比較的大きな容量値をもつ蓄積容量を製造することができる。このような観点から、例えば、下部電極71を比較的厚く形成する等としておけば、前記側面の面積は大きくなり、効率よく容量値を稼ぐことができる。また、図から読み取れるように、このような形態にしておけば、誘電体膜75が下部電極71を覆うように形成されていることから、容量電極300及び下部電極71間の短絡を生じさせるおそれを低減することもできる。

# [0117]

また、本態様によれば、上述のようなパターニングを実施することから、従来のように、固定電位側容量電極及び誘電体膜のみをエッチングし、その下に位置する画素電位側容量電極はそのままに残置させるといった困難な課題を抱えることがない。その結果、本発明では、容易に、また、信頼性高く、蓄積積量を製造することができる。

#### [0118]

次に、図7の工程(7)に示すように、例えば、TEOSガス等を用いた常圧又は減圧CVD法により、好ましくはプラズマCVD法により、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第2層間絶縁膜42を形成する。容量電極300にアルミニウムを用いた場合には、プラズマCVDで低温成膜する必要がある。この第2層間絶縁膜42の膜厚は、例えば約500~1500nm程度とする。続いて、第2層間絶縁膜42に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール81、801及び882を開孔する。この際、コンタクトホール81は半導体層1aの高濃度ソース領域1dに通ずるように、コンタクトホール801は容量電極300へ通ずるように、また、コンタクトホール882は中継電極719に通ずるように、それぞれ形成される。

#### [0119]

続いて、図7の工程(8)に示すように、第2層間絶縁膜42上の全面に、スパッタリング等により、遮光性のA1等の低抵抗金属や金属シリサイド等を金属膜として、約100~500nm程度の厚さ、好ましくは約300nmに堆積する。そして、フォトリソグラフィ及びエッチングにより、所定パターンをもつデータ線6aを形成する。この際、当該パターニング時においては、シールド層用中継層6a1及び第2中継層6a2もまた同時に形成される。シールド層用中継層6a1は、コンタクトホール801を覆うように形成されるとともに、第2中継層6a2は、コンタクトホール882を覆うように形成され

ることになる。続いて、これらの上層の全面にプラズマCVD法等によって窒化チタンからなる膜を形成した後、これがデータ線6a上にのみ残存するようにパターニング処理を実施する(図7の工程(8)における符号41TN参照)。ただし、該窒化チタンからなる層をシールド層用中継層6a1及び第2中継層6a2上にも残存するように形成してよいし、場合によっては、TFTアレイ基板10の全面に関して残存するように形成してもよい。また、アルミニウムの成膜時に同時に成膜して、一括してエッチングしても良い(この点、図4とは若干構成が異なることになる。)。

#### [0120]

次に、図7の工程(9)に示すように、データ線6 a 等の上を覆うように、例えばTEOSガス等を用いた常圧又は減圧CVD法により、好ましくは低温成膜できるプラズマCVD法により、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第3層間絶縁膜43を形成する。この第3層間絶縁膜43の膜厚は、例えば約500~1500nm程度とする。続いて、第3層間絶縁膜43に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール803及び804を開孔する。この際、コンタクトホール803は前記のシールド層用中継層6a1に通ずるように、また、コンタクトホール804は第2中継層6a2に通ずるように、それぞれ形成されることになる。

## [0121]

続いて、第3層間絶縁膜43の上には、スパッタリング法、或いはプラズマCVD法等により、シールド層400を形成する。ここでまず、第3層間絶縁膜43の直上には、例えばアルミニウム等の低抵抗な材料から第1層を形成し、続けて、該第1層上に、例えば窒化チタン等その他後述の画素電極9aを構成するITOと電蝕を生じない材料から第2層を形成し、最後に、第1層及び第2層をともにパターニングすることで、二層構造を有するシールド層400が形成されることになる。なお、この際、シールド層400とともに、第3中継電極402もまた形成される。

#### [0122]

続いて、例えばTEOSガス等を用いた常圧又は減圧CVD法により、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第4層間絶縁膜44を形成する。この第3層間絶縁膜43の膜厚は、例えば約500~1500mm程度とする。続いて、第3層間絶縁膜43に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール89を開孔する。この際、コンタクトホール89は前記の第3中継電極402に通ずるように形成されることになる。

#### $[0 \ 1 \ 2 \ 3]$

続いて、第4層間絶縁膜44上に、スパッタ処理等により、ITO膜等の透明導電性膜を、約50~200nmの厚さに堆積する。そして、フォトリソグラフィ及びエッチングにより、画素電極9aを形成する。なお、当該電気光学装置を、反射型として用いる場合には、A1等の反射率の高い不透明な材料によって画素電極9aを形成してもよい。続いて、画素電極9aの上に、ポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角をもつように、かつ所定方向でラビング処理を施すこと等により、配向膜16が形成される。

#### [0 1 2 4]

他方、対向基板20については、ガラス基板等がまず用意され、額縁としての遮光膜が、例えば金属クロムをスパッタした後、フォトリソグラフィ及びエッチングを経て形成される。なお、これらの遮光膜は、導電性である必要はなく、Cr、Ni、Al等の金属材料のほか、カーボンやTiをフォトレジストに分散した樹脂ブラック等の材料から形成してもよい。

## [0125]

その後、対向基板 20 の全面にスパッタ処理等により、ITO等の透明導電性膜を、約  $50 \sim 200$  n mの厚さに堆積することにより、対向電極 21 を形成する。さらに、対向

電極21の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を もつように、かつ所定方向でラビング処理を施すこと等により、配向膜22が形成される

#### [0126]

最後に、上述のように、各層が形成されたTFTアレイ基板10と対向基板20とは、配向膜16及び22が対面するようにシール材により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種のネマテッィク液晶を混合してなる液晶が吸引されて、所定層厚の液晶層50が形成される。

## [0127]

以上説明した製造プロセスにより、前述した実施形態の電気光学装置を製造できる。

#### [0128]

なお、上述において、蓄積容量 7 0 は、まず、下部電極 7 1 が形成された後、誘電体膜 7 5 及び容量電極 3 0 0 を形成されるというように製造されていたが、本発明では、これ に代えて、下部電極 7 1、誘電体膜 7 5 及び容量電極 3 0 0 それぞれの前駆膜を形成した 後、これらに対する一時のパターニング処理によって形成するようにしてもよい。

## [0129]

(電気光学装置の全体構成)

以下では、以上のように構成された本実施形態における電気光学装置の全体構成を図8及び図9を参照して説明する。なお、図8は、TFTアレイ基板をその上に形成された各構成要素とともに対向基板20の側からみた平面図であり、図9は図8のH-H が断面図である。

#### $[0\ 1\ 3\ 0\ ]$

図8及び図9において、本実施形態に係る電気光学装置では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10と対向基板20との間には、液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。

# [0131]

シール材 5 2 は、両基板を貼り合わせるため、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、紫外線、加熱等により硬化させられたものである。また、このシール材 5 2 中には、本実施形態における電気光学装置を、液晶装置がプロジェクタ用途のように小型で拡大表示を行う液晶装置に適用するのであれば、両基板間の距離(基板間ギャップ)を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材(スペーサ)が散布されている。あるいは、当該電気光学装置を液晶ディスプレイや液晶テレビのように大型で等倍表示を行う液晶装置に適用するのであれば、このようなギャップ材は、液晶層 5 0 中に含まれてよい。

#### [0132]

シール材52の外側の領域には、データ線6aに画像信号を所定のタイミングで供給することにより該データ線6aを駆動するデータ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられており、走査線11a及びゲート電極3aに走査信号を所定のタイミングで供給することにより、ゲート電極3aを駆動する走査線駆動回路104が、この一辺に隣接する二辺に沿って設けられている。

#### [0 1 3 3]

なお、走査線11a及びゲート電極3aに供給される走査信号遅延が問題にならないのならば、走査線駆動回路104は片側だけでもよいことは言うまでもない。また、データ線駆動回路101を画像表示領域10aの辺に沿って両側に配列してもよい。

#### [0 1 3 4]

TFTアレイ基板10の残る一辺には、画像表示領域10aの両側に設けられた走査線 駆動回路104間をつなぐための複数の配線105が設けられている。

また、対向基板20のコーナ部の少なくとも一箇所においては、TFTアレイ基板10と

対向基板20との間で電気的に導通をとるための導通材106が設けられている。

# [0135]

図9において、TFTアレイ基板10上には、画素スイッチング用のTFTや走査線、データ線等の配線が形成された後の画素電極9a上に、配向膜が形成されている。他方、対向基板20上には、対向電極21のほか、最上層部分に配向膜が形成されている。また、液晶層50は、例えば一種又は数種類のネマテッィク液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。

# [0136]

なお、TFTアレイ基板10上には、これらのデータ線駆動回路101、走査線駆動回路104等に加えて、複数のデータ線6aに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線6aに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。

# [0137]

また、上述した各実施形態においては、データ線駆動回路 101 及び走査線駆動回路 104 をTFTアレイ基板 104 上に設ける代わりに、例えばTAB(Tape Automated Bonding)基板上に実装された駆動用LSIに、TFTアレイ基板 106 の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板 206 の投射光が入射する側及びTFTアレイ基板 106 の出射光が出射する側には、それぞれ、例えばTN(Twisted Nematic)モード、VA(Vertically Aligned)モード、PDLC(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード・ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板等が所定の方向で配置される。

# [0138]

# (電子機器)

次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに、図10は、投射型カラー表示装置の図式的断面図である。

# [0139]

図10において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ1100は、駆動回路がTFTアレイ基板上に搭載された液晶装置を含む液晶モジュールを3個用意し、それぞれRGB用のライトバルブ100R、100G及び100Bとして用いたプロジェクタとして構成されている。液晶プロジェクタ1100では、メタルハライドランプ等の白色光源のランプユニット1102から投射光が発せられると、3枚のミラー1106及び2枚のダイクロックミラー1108によって、RGBの三原色に対応する光成分R、G及びBに分けられ、各色に対応するライトバルブ100R、100G及び100Bにそれぞれ導かれる。この際特に、B光は、長い光路による光損失を防ぐために、入射レンズ1122、リレーレンズ1123及び出射レンズ1124からなるリレーレンズ系1121を介して導かれる。そして、ライトバルブ100R、100G及び100Bによりそれぞれ変調された三原色に対応する光成分は、ダイクロックプリズム1112により再度合成された後、投射レンズ1114を介してスクリーン1120にカラー画像として投射される。

#### [0 1 4 0]

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から 読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような 変更を伴う電気光学装置及びその製造方法並びに電子機器もまた、本発明の技術的範囲に 含まれるものである。電気光学装置としては、電気泳動装置やEL(エレクトロルミネッ センス)装置や電子放出素子を用いた装置(Field Emission Display 及び Surface-Cond uction Electron-Emitter Display)等に適用できる。

# 【図面の簡単な説明】

# [0 1 4 1]


- 【図1】本発明の実施形態の電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路を示す回路図である。
- 【図2】本発明の実施形態の電気光学装置におけるデータ線、走査線、画素電極等が 形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。
- 【図3】図2のうち要部のみを抜き出した平面図である。
- 【図4】図2のA−A´断面図である。
- 【図5】図4との対比を行うための構造を示す部分断面図である。
- 【図6】本発明の実施形態の電気光学装置の製造方法を、順を追って示す工程断面図(その1)である。
- 【図7】本発明の実施形態の電気光学装置の製造方法を、順を追って示す工程断面図 (その2)である。
- 【図8】本発明の実施形態の電気光学装置におけるTFTアレイ基板を、その上に形成された各構成要素とともに対向基板の側から見た平面図である。
- 【図9】図8のH-H´断面図である。
- 【図10】本発明の電子機器の実施形態である投射型カラー表示装置の一例たるカラ ー液晶プロジェクタを示す図式的断面図である。

## 【符号の説明】


# [0142]

- 3 a …走査線
- 6 a…データ線
- 9 a…画素電極
- 10…TFTアレイ基板
- 3 0 · · · T F T
- 70…蓄積容量
  - 7 1…下部電極
  - 75…誘電体膜
  - 75a…酸化シリコン膜
  - 7 5 b … 窒化シリコン膜
  - 300…容量電極
  - 4 0 0 …シールド層
  - 7 1 9 …中継電極
  - 43…第3層間絶縁膜
  - 4 4 … 第 4 層間絶縁膜
  - 881…(下部電極と中継電極を接続する)コンタクトホール
  - 882…(画素電極と中継電極を接続する) コンタクトホール

【書類名】図面 【図1】




【図2】




3/


【図3】




【図4】





【図5】




【図6】











工程(5)




# 【図7】


工程(6)





工程(8)




工程(9)







【図10】



# 【書類名】要約書

【要約】

【課題】 電気光学装置において、蓄積容量を構成する画素電位側容量電極とTFT及び 画素電極それぞれとの電気的接続を好適に実現できるとともに、該蓄積容量を含めた好適 な積層構造を有することにより、小型化・高精細化を達成する。

【解決手段】 電気光学装置は、基板(10)上に、TFT(30)、該TFT上に蓄積容量(70)及び画素電極(9a)を備えている。そして、TFT(30)のゲート電極を含む走査線(3a)と同一膜として、中継電極(719)が備えられており、該中継電極と蓄積容量の画素電位側容量電極としての下部電極(71)とはコンタクトホール(881)を介して、該中継電極と画素電極とはコンタクトホール(882)等を介して電気的に接続されている。

【選択図】 図4

# 特願2003-321779

# 出願人履歴情報

識別番号

[000002369]

1. 変更年月日 [変更理由]

1990年 8月20日

新規登録

住 所

東京都新宿区西新宿2丁目4番1号

氏 名

セイコーエプソン株式会社